跟着东说念主工智能（AI）与高性能估计（HPC） 对芯片性能的条目日益严苛，先进封装期间已成为驱动芯片性能普及的要津。台积电近期在2026年北好意思期间论坛上公布了最新的SoIC 3D先进封装期间蓝图，通知将于2029年进一步削弱互连间距，并推出A14对A14制程的SoIC 堆叠期间，展现其在先进封装边界的弘大企图心。
凭据台积电最新公布的SoIC 3D先进封装期间蓝图，SoIC 的互连间距将从现在的6微米（µm），在2029 年大幅削弱至4.5 微米。这项间距微缩期间关于羼杂键合芯片堆叠至关迫切，因为它平直决定了芯片间能容纳的垂直互连数目。台积电指出，瞻望2029 年干涉量产的A14 对A14的SoIC 期间，其芯片对芯片的I/O 密度将比N2 对N2的SoIC 普及1.8 倍。
SoIC 隶属于台积电3DFabric 先进封装眷属，看法在通过超高密度的垂直堆叠期间来削弱芯片体积、普及举座性能，并诽谤电阻、电感与电容。而这次期间蓝图中的中枢变革，是从传统的靠近背（face-to-back） 转向靠近面（face-to-face） 堆叠。在靠近背筹画中，信号必须穿越较复杂的旅途（包含底层芯片的硅通孔）。而在靠近面堆叠中，两颗芯片的主动金属层不错平直对都，并通过羼杂铜键合期间连结，大幅镌汰了芯片间的传输旅途。
凭据博通（Broadcom） 的本色测试数据，博亚boya(中国)靠近面堆叠的信号密度可达每昔时毫米14，000 个信号，远跳跃靠近背堆叠的1，500 个信号。这项跃进带来了更高的带宽与更低的蔓延，尽管业界仍需捏续克服随之而来的制造与散热挑战。而台积电的高密度芯片堆叠期间已开动进入实战阶段，富士通（Fujitsu） 专为AI 与HPC 责任负载筹画的Monaka 惩办器，预期将成为首批受益于靠近面芯片堆叠期间的系统之一。
另外，博通于2026 年2 月通知，已开动出货都集2.5D 整合与3D-IC 靠近面堆叠期间的3.5D XDSiP 平台，并以此打造2纳米定制化估计SoC供Monaka筹备使用，让估计、存储与齐集I/O 得以在紧凑的封装中孤立膨胀。该惩办器瞻望于2027 年问世，届时将可考证高密度的靠近面堆叠期间是否已具备交易量产的经济效益。
凭据外媒报导，这份SoIC 蓝图呼应了举座半导体产业的趋势调养。跟着先进制程微缩变得日益崇高且艰辛，晶圆代工场与芯片筹画商正将普及遵守的重点调养至先进封装上，包含更大的中介层、更密集的芯片连结、堆叠快取及HBM 整合等。固然推敲到资本、良率、散热终止及筹画复杂度，台积电2029 年的指标并不代表悉数先进惩办器都会全面秉承最高密度的SoIC 决议。但此蓝图明确理会，台积电已将垂直整合视为其先进制程计谋中的中枢撑捏，而非只是是利基型的封装选项。
裁剪：芯智讯-林子博亚boya(中国)
米兰MILAN(中国)体育官网